実設計に応用できる演算回路スキルを

身につけよう



外村元伸

第5回 除算・開平・逆数・逆開平数とその演算回路設計(2)ディジット選択規則を中心に

除算・開平・逆数・逆開平数の演算器は、部分剰余を求める 漸化式を利用することによって、共通に設計できます。そして、商、開平、逆数、逆開平ディジットは、これら共通のディジット選択規則を導くことによって求められます。ところが、ディジット選択規則を実際に導出することは、特に部分剰余演算にキャリ・セーブ・アダーを使う場合には結構難しく、やっかいです。そのためディジット選択規則にまつわることで、あまり知られていないことがあります。今回は、このあたりのことについて詳しく解説します。

ディジット選択規則の導出

● 伝統的に使われている漸化式のふしぎ

1 ビットずつディジットを求めていく基数2の除算において,第*i*ステップ目の漸化式は,

$$R_{i+1} \leftarrow 2(R_i - q_i \cdot X), \ R_0 = Y$$
(1)

であることを前回(2007年5月号,pp141-146の連載第4回)説明しましたが,実は多くの本や論文では,この式は使われていません.その代わりに,

$$R_{i+1} \leftarrow 2R_i - q_{i+1} \cdot X, \quad R_0 = Y$$
(2)

が伝統的に使われています.これは,なぜなのでしょうか. 開平では,部分開平値 $Q_i = \sum_{k=0}^i q_k \cdot 2^{-k}$ を採用していますが,筆者は除算では,部分商 $Q_i = \sum_{k=0}^i q_k \cdot 2^{-k}$ を採用しています.総和の最大数が,i かi - 1の違いだけですが,このちょっとしたテクニックによって,除算・開平・逆数・逆 開平数の第 i ステップ目の漸化式が式(3)のように,同じような形式になるからです.

除算:
$$R_{i+1} \leftarrow 2(R_i - q_i \cdot X), R_0 = Y$$

開平: $R_{i+1} \leftarrow 2(R_i - q_{i+1} \cdot (Q_i + q_{i+1} \cdot 2^{-(i+2)})),$
 $Q_{i+1} = Q_i + q_{i+1} \cdot 2^{-(i+1)}, R_0 = X, Q_0 = 0$
...(3)
逆数: $R_{i+1} \leftarrow 2(R_i - q_i \cdot X), R_0 = 1$
逆開平数: $R_{i+1} \leftarrow 2(R_i - q_{i+1} \cdot X(Q_i + q_{i+1} \cdot 2^{-(i+2)}))$
 $Q_{i+1} = Q_i + q_{i+1} \cdot 2^{-(i+1)}, R_0 = 1 - X, Q_0 = 1$

では,開平と同じように $Q_t = \sum_{k=0}^{t} q_k \cdot 2^{-k}$ を除算でも採用してみましょう.その場合の漸化式を導くと,

$$R_{i+1} = 2^{i+1} (Y - Q_{i+1} X)$$

$$= 2^{i+1} (Y - Q_i X - q_{i+1} \cdot 2^{-(i+1)} X) \qquad \dots (4)$$

$$= 2R_i - q_{i+1} X$$

となり,確かに式(2)が導かれます.この違いを意味的に考えてみます.式(1)は,現在の部分剰余 R_i を用いて,商ディジット q_i を決定します.それにもとづいて部分剰余を演算し,2倍して次の部分剰余 R_{i+1} とします.それに対して式(2)は,現在の部分剰余 R_i を2倍してから,つまり, $2R_i$ を用いて,商ディジット q_{i+1} を決定します.商ディジット q_{i+1} にもとづいて部分剰余を演算し,そのまま次の部分剰余 R_{i+1} とします.ここでは, q_i のiの値は相対的に一つずれていますが,大した意味をもちません.決定的な違いは, R_i と $2R_i$ で,商ディジットの選択のときに効いてきま

KeyWord

除算,開平,逆数,逆開平数,部分剰余,ディジット選択規則,漸化式,キャリ・セーブ・アダー,符号付きディジット,ディジット・アダー,SSDアダー,Simplified Signed-digit Adder

表1 ディジット選択規則

q_i	r - 1	r_0	r_1	(s_2, c_2)
+ 1	0	1	1	*
+ 1	0	1	0	*
+ 1	0	0	1	*
+ 1	0	0	0	Not 0
0	0	0	0	0
0	1	1	1	*
- 1	1	1	0	*
- 1	1	0	1	*
未定義	1	0	0	*

表2 キャリ・セーブ・アダーの演算規則とその特徴をとらえる表現

* ={	1,2}	加数				*={1,2}		加数				
	0,1}	11	1 0	0 1	0 0			0,1}	1 1	1 0	0 1	0 0
	11	1+	0*	2+	1*			22	2 *	2+	1*	1+
被加数	10	0*	0 +	1*	1+			21	2 +	1*	1+	0*
数	01	2+	1*	1+	0*			20	1 *	1+	0*	0 +
	00	1*	1+	0*	0 +		被	12	1 *	1+	2*	2+
							被 加 数	11_	1	0*	2+	1*
							žχ	10	0 *	0+	1*	1+
								02	2 *	2+	1*	1+
121 121 +101 +100								01	2 +	1*	1+	0*
	$\frac{100}{100}$							00	1 *	1+	0*	0 +

(a)キャリ・セーブ・アダーの初期状態から の演算結果

(b)キャリ・セーブ・アダーの完全な演算結果

す. 例えば式(2)の場合, Y > Xのときは, $R_0 = Y = [0.11]$ b, X = [0.10]bの例では, $2R_0 = (r_{-1}, r_0, r_1) = (0, 1, 1, 1)$ 1)=[01.1]bなので,表1のディジット選択規則から, $q_1 = 1 \, \text{c} \, \text{f}$.

$$R_1 = [01.0]b \leftarrow 2Y - q_1 \cdot X = [01.1]b - [0.10]b = [01.0]b$$

 $2R_1 = (r_{-1}, r_0, r_1) = (1, 0, 0) = [10.0]b$...(5)

から、ディジット選択規則の定義域の範囲を超えてしまい $(R_1 > 0$ なのに, $2R_1 < 0$ となる), 部分剰余演算を続行で きません.このような状態を避けるには,Y > Xのときは, Yの値を1ビット右にシフトして調節します(Y/2 < X). し かし, もし, 部分剰余R_iの演算の途中で, R_i = [01.1]bと なっても同じようなことが生じてしまいます.後で詳しく 説明しますが,このような状態にならないように,式(2) を採用しながらも松原氏ら(3)(4)はディジット選択規則(表 1)を提案しました.

では,式(1)を採用したらどうなるのでしょうか.Y > Xのときに、Yの値を1ビット右にシフトする調節は不要です。 はじめから1ビット左シフト(2R;)という余分なことはして いないからです.筆者は,偶然にも,除算・開平において 数少ない式(1)を採用したGosling(1)(2)らの論文を参照し, 検討していたので,後に式(2)の奇妙なことに気づくよう になりました.式(2)を採用している本や論文の中では, X > Yの場合だけを想定して説明しているので,式(2)にあ るこのような「ちょっとしたこと」が見過ごされています.

● キャリ・セーブ・アダーの演算結果をとらえる表現

表1のディジット選択規則の正しさや,もっと簡単な規則 がないかを厳密に導いたり、証明するのは、実際にはなかな か難しい作業になります.そこで,部分剰余演算に用いる

キャリ・セーブ・アダーの演算規則を記述したり、その動作 を解析するために,表2に示す表現方式を考案しました.

2けたのキャリ・セーブ加算について考えます、キャリ・ セーブ形式の各けたは,現在けたのサムsと下位けたから のキャリ入力cについて,s+c=(s,c)で数表現します. 2=(1,1),1=(0,1)=(1,0),0=(0,0)です.加数 部を行,被加数部を列で表し,演算結果を行と列が交差す る部分で与えます.上位側けたの演算結果は,下位側けた からのキャリ入力により確定します. 一方, 下位側けたは, 下位側けたへのキャリ入力があるときとないときがあるの で,演算結果を記号*={1,2}または,記号+={0,1} で表現します、キャリ・セーブ・アダーの初期入力状態で は ,{0,1}しかありませんので ,表2(a)に記述しました. それから,表2(b)に記述したように,部分剰余演算では, ディジット選択値によって決まる加数部への各けた入力値 は(0,1)で,部分剰余の被加数部の各けた入力値だけ(0, 1,2}のキャリ・セーブ形式で扱うことに気をつけてくだ さい.

それでは、これからキャリ・セーブ・アダーを用いる場 合のディジット選択規則を導出していきます. 形式ばった 説明をしていくと分かりにくいので、まず、既に与えてい る表1のディジット選択規則について,演算長6ビットの 場合の例1(表3)を用いて,正しく動作するのかを検証し ながら説明していきます.

● 6 ビット長の除算でディジット選択規則を検証してみる

表3の見方は,列に現在の部分剰余値 R_i を,行に除数Xの - q_i 倍である加数を与えて , 行と列の交差する部分に左 1ビット・シフトして,捨て去る最上位けたと続く上位3け た分のキャリ伝播が表現できるように結果を与えています.




表3 例1: 演算長6 ビットの除算 商ディジット選択と部分剰余演算結果.

	37 17 7 1237 247 377 1437 1								
$q_i=1$	110111	110110	110101	110100	110011	110010	110001	110000	
000101	111020	111011	111010	111001	110120	110111	110110	110101	
000102	111021	111020	111011	111010	110121	110120	110111	110102	
000111	111110	111101	111020	111011	111010	111001	110120	110111	
000112	111111	111110	111021	111020	111011	111010	110121	110120	
001001	111120	111111	111110	111101	111020	111011	111010	111001	
000201	111120	111111	111110	111101	111020	111011	111010	111001	
001002	111121	111120	111111	111110	111021	111020	111011	111010	
001011	000010	000001	111120	111111	111110	111101	111020	111011	
000211	000010	000001	111120	111111	111110	111101	111020	111011	
001012	000011	000010	111121	111120	111111	111110	111021	111020	
001101	000020	000011	000010	000001	111120	111111	111110	111101	
001102	000021	000020	000011	000010	111121	111120	111111	111110	
001111	000110	000101	000020	000011	000010	000001	111120	111111	
001112	000111	000110	000021	000020	000011	000010	111121	111120	
010001							000020	000001	
010011								000011	

$q_i=0$	000000
000000	000000
000010	000010

$q_i = 0$	000000
111210	000010
111200	000000
111110	111110
111100	111100
111010	111010
111000	111000

 $(c) q_i = 0$

(a) $q_i = 1$

<i>q</i> _i = −1	001000	001001	001010	001011	001100	001101	001110	001111
110210	000010	000011	000100	000101	000110	000111	001000	001001
110200	000000	000001	000010	000011	000100	000101	000110	000111
110110	111110	111111	000000	000001	000010	000011	000100	000101
110100	111100	111101	111110	111111	000000	000001	000010	000011
110010	111010	111011	111110	111101	111110	111111	000000	000001
110000	111000	111001	111010	111011	111100	111101	111110	111111
101200					111100	111101	111110	111111
101210	gi {-1 ,	0 (1)	 数(除数の	a: (☆)]	111110	111111	000000	000001
101110					111010	111011	111100	111101
101100	被加入]数 				111001	111010	111011
101020	((11))	M3W 1)	エドリム捕	祖本	111000	111001	111010	111011
101010					110110	110111	111000	111001

(b) $q_i = -1$

ディジット q_i { -1,0,+1}の選択値によって分けてい ます.**表**3において q_i = 1を選択した場合,式(3)から,部 分剰余 R_i に - Xを加算することから , Xの反転 + (最下位 けた1)を加算します.ここで表2の表現を使うことから, 便宜上, R_i + (最下位けた1)にXの反転を加算することに します.

例えば, R_i = [000101]b, X = [00.1000]bの場合, R_i + (最下位けた1)+(Xの反転)=[000102]b+[110111]b= [111021]b となります.また, R_i = [001011]b,X = [00.1001]bの場合, R_i+(最下位けた1)+(Xの反転)= [001012]b +[110110]b =[111210]b となりますが, 結果 を左1ビット・シフトして捨て去り、続く上位3けたをキャ リ伝播させることから , [$r_{-1}r_0r_1r_2r_3r_4$] = [111210]b = [000010]bのようにキャリ伝播させて,最上位けた r_{-1} を

捨て, $R_{i+1} = [r_0r_1r_2r_3r_40] = [000100]$ b とします.ここで, 左1ビット・シフトする場合,最上位けた r.1 と符号の連続 性を保つために, $r_{-1} = r_0$ でなければならないことに気を つけてください.部分剰余の初期値Roが[0010...]b, [0011 ...]b です. さらに, 開平と逆開平では[0001 ...]b が 加わります.初期演算状態部分を で示しています.それ ら演算結果を左1ビット・シフトして,最上位けたを捨て て,部分剰余演算に新たに加わる入力値があれば追加して 表3を完成させていきます.ただし,加数値の列ごとに到 達する部分剰余値を追加していきます. そうすると, ディ ジット選択規則(表1)の範囲をはみ出すことなく,表3が 完結しているのが分かります. つまり, 演算長6ビットの 場合にディジット選択規則(表1)が正しく動作しているこ とが示されています.




図1 ディジット選択規則の導出図

任意の演算長の場合にもディジット選択規則(表1)が正しく動作していることを示すために,上位4ビットだけで表現できるように表3をもとにして作成した図.

● 任意ビット長における演算動作を追跡してディジット 選択規則を導出・検証

任意の演算長の場合にもディジット選択規則(表1)が正 しく動作していることを示すために,上位4ビットだけで 表現できるように作成した図1で考えます.図1は表3を もとに作成しています。演算結果の上位から4けた目は, 下位けたからのキャリ入力の有り無しによって値が異なる ので,表2で使った記号+={0,1}または,*={1,2} で示しています.また,部分剰余値が演算によって推移し ていく過程が分かるように,推移先を矢印で示しました.

ここで注意して欲しいのは,部分剰余初期値 R_0 ={[0010] ...]b ,[0011 ...]b ,[0001 ...]b }から演算によって推移し ていく部分剰余値以外は表示してはならないということで す.任意の部分剰余値からスタートすると,ディジット選 択規則(表1)の範囲からはみ出してしまう場合があり,正 しく動作することが証明できません.これが最適なディ ジット選択規則をエレガントに見つけることを困難にして いて,試行錯誤によって導出する必要があります.


例えば,図1には,もし部分剰余値が[0000]bのとき,


 q_i = 1を選択する規則が可能かを試した場合が示してあり ます.これはキャリ伝播した上位3ビットだけの参照で可 能な解が存在するのかを試すために考えられるディジット 選択規則の一つの候補です.

残念ながら , [0000]b+[1100]bのときに , 演算結果が [1100]bになる場合があり,左1ビット・シフトで次の部 分剰余値が 100... To になるため,ディジット選択規則か らはみ出してしまい採用できません.それで,図1に示す ように部分剰余値が 0000 lb のときは , qi = 0 を選択する ように表1のディジット選択規則を決めたのです.そして, 初期部分剰余値からスタートしたすべての部分剰余値の演 算結果の推移が図1の中で閉じていることから,任意の演 算長の場合にも表1のディジット選択規則が正しく動作す ることが分かります.

ところで, 図1には, X > Yを仮定して漸化式(2)を採用 して,初期スタートする部分剰余値が 0101 lb,[0110 lb, [0111 lb の場合も加えて示しており,これも正しく動作す ることを証明しています.

次に,キャリ伝播した上位3ビットだけの参照で可能な









図2 除算の演算過程

$Q = \sqrt{[0.1]b} = [0.10110101]b$



解が存在するかということに関して,次の反例で,存在し ないということを示します. 部分剰余値が 000 lb のとき の候補として, $q_i = 0$ を選択する規則しか残っていません が,演算長6ビットの例で,Y=[00.1101]b,X=[00.1000]b とします.

[001102]b +[110111]b =[112021]b =[000021]b 「001 lb から, q = + 1, 反転X = 「110111 lb [000210]b + [000000]b = [001010]b[000]bから,q = 0

[010101]b +[110111]b =[201020]b =[001020]b

[010]bから, q = +1, 反転X = [110111]b

部分剰余値が[010201]bとなり,これ以降は選択規則の定 義範囲をはみ出します.

これまで説明してきたことを具体的に理解してもらうた めに,除算,開平,逆開平の演算過程をそれぞれ例2(図 2)と例3(図3),例4(図4)で示します.

● 例2…除算の例


図2 は除算の例です.on-the-fly 変換は, $q_i = 1$ が選択さ

れたときに,即座に2進数に変換できるように,Pレジス タとNレジスタの内容を準備しておき決定します.「」は レジスタの新しい設定値として採用されたことを示してい ます、左1ビット・シフトのために最上位けたは捨て去り ますが、次のけたと符号値が00または11のように連続し ていることに気をつけてください.

● 例3…開平の例

図3 開平の演算過程

図3は開平の例です、除算のときに使うレジスタXに は,部分開平値 Q_i を設定します.詳しくは,($Q_i + q_{i+1}$ ・ $2^{-(i+2)}$)のように余分な項 q_{i+1} ・ $2^{-(i+2)}$ が加わってい るので,除算のときのon-the-fly変換の機能に追加して, 同時に($Q_i + q_{i+1} \cdot 2^{-(i+2)}$)も2進数変換していかなけれ ばなりません $.q_{i+1} = 1$ ならば $, + 2^{-(i+2)}$ を加算します .下位に[01]b を追加することになります $g_{i+1} = 1$ ならば, - 2 -(i+2)なので,上位の1を借りてきて,下位に 「11 % を追加することになります.これは Q_i の on-the-fly 変換を利用すれば簡単にできます.



● 例 4 …逆開平数の例

図4は逆開平数の例です.YレジスタにXを設定します. $q_{i+1} \cdot X(Q_i + q_{i+1} \cdot 2^{-(i+1)})$ の逐次乗算が必要なために, キャリ・セーブ・アダー2を使います.演算過程の詳細は, 図の右側を参照してください、Zレジスタには,逐次乗算 結果 $(= XQ_i)$ が累積していきます. 実際には, 細かい設計 が必要ですが、ここでは、原理を説明するのが目的なので、 演算過程はある程度簡略化した設計で示しています . X の 逆開平数値は, O_i に1ビットごとにon-the-fly で確定して いきますが,同時に,ZレジスタにXの開平値が確定して いくことにも気をつけてください.

符号付きディジット(signed-digit) アダー・ベースの設計

除算・開平・逆数・逆開平数の部分剰余演算のための加 算器として、これまでキャリ・セーブ・アダーを用いた設 計を基本に説明してきました.キャリ伝播のない加算器と して, キャリ・セーブ・アダーの他に, 表4(b)に示す符号 付きディジット[signed-digit , 冗長2進(redundant binary) とも呼ばれる 1の演算規則に従う加算器があります.

表4 キャリ伝播のない加算器

x+y	キャリ 入力	キャリ 出力	サム
0	0	0	0
1	0	0	1
2 3	0	1	0
3	0	1	1
0	1	0	1
1	1	0	2
2 3	1	1	1
3	1	1	2


1) +	ャリ・	セーフ	ブ・アク	ダー:	
3-	2カウ	ンタの	演算	規則	
Х	{0,	1,2	}. v	₹0.	1 }

x+y	キャリ 入力	キャリ 出力	サム
1	0	0	1
0	0	0	<u>0</u>
1	0	1	1
2	0	1	0
1	1	0	0
0	1	0	1
1	1	1	0
2	1	1	1

(b)符号付きディジット: SSDアダーの演算規則 $x \{1,0,1\}, y \{0,1\}$

● キャリ・セーブ・アダーと符号付きディジット・ア ダーを比較

比較のために,キャリ・セーブ・アダー(3-2カウンタ) と併記しています.また,図5に示すように,部分剰余演 算に用いられる加算タイプは,一方の入力が(-1,0,+ 1 } で , もう一方が (0 , 1) なので , 通常 , 符号付きディジッ ト・アダーと呼ばれている両入力共に{ -1,0,+1}であ るものとは異なることから,ここではSSDアダー(simpli fied signed-digit adder)と呼ぶことにします(表5). SSD アダーは,現在のけた値が1のときには必ず上位けたにキャ リを出し, サム値を - 1にします(01 11). 下位けたから






図5 二つの加算タイプのブロック図表現の比較

(a)と(b)について,数表現と入出力関係の違いを比較している.

表5 SSD アダーの演算結果(2桁分)

+= {0 ,	加数					
- = { 1 ,	0}	11	10	01	00	
	11	1+	1-	0+	0 -	
	1 0	1 -	0+	0 -	1+	
**	1 1	0+	0 -	1+	<u>1</u> -	
被	0 1	0+	0 -	1+	1 -	
加	0 0	0 -	1+	1 -	0+	
数	0 1	1	1-	0+	0 -	
*^	11	1+	1-	0+	0 -	
	1 0	1-	0+	0 -	1+	
	11	0+	0 -	1+	1-	

キャリ入力があってもサム値が0になるため,けた上げが 生じません、そして、キャリ・セーブと同等の2段回路で 実現するために,x入力側は $(i_+,i_-,i_a)=(1,\bar{1},$ 絶対 値)の信号割り当てにします.そのため,図6に示すよう に,SSDアダーはキャリ・セーブ・アダー回路に比べて回 路規模が大きくなるのですが,部分剰余演算では,以下に 説明するようにディジット選択規則が対称になり, 導出が 容易になることを示します.

● ディジット選択規則が対称になるSSD アダーの方が ディジット選択規則の導出が簡単

表6に示すように,部分剰余演算にSSDアダーを用いる 場合,ディジット選択規則は上位3けたのキャリ伝播だけ で可能なことが,演算結果の最上位けたがすべて0である ことから,左1ビット・シフトしてもまた同じ表で表現で き閉じていることから簡単に導出できます.

キャリ・セーブの場合は、2の補数表現の符号けたに21 けたを当てていましたが, SSD の場合は, 数の表現自身に 符号をもっていることから,符号けた(21けた)は不要で す.ただし,加数 X は 0,1 }だけを要素とする数列である ことから,減算する場合は,-Xの2の補数表現を用いて 行います. つまり, 反転X+(最下位けた+1)を加算しま




図6 二つの加算タイプの論理回路図の比較

それぞれ回路数3個と5個の違いに注意、SSDアダーを2段で実現するために2個余 分に必要になる.

表6 SSD アダーのディジット選択規則の導出

上位3けたのキャリ伝播で可能.

		加	数		加	数		加数
	$q_i=1$	1.00	1.01	$q_i = \overline{1}$	0.11	0.10	$q_i=0$	0.00
被	010	01+	00 -	0 1 0	01 -	00+	000	000
	011	00 -	00+	0 1 1	00+	00 -	001	001
加	100	00+		1 0 0	00 -		001	001
数	101	01 -		101	01+			

す. 例えば, X = 0.11...のとき, - X = [1.00...]b + [0.00 ...1 1b です.

次回は,除算・開平・逆数・逆開平数演算を加速する方法 について,いくつかのアイデアを取り上げ紹介していきます.

参考・引用*文献

- (1) J. B. Gosling and C. M. S. Blakeley; Arithmetic unit with integral division and square root, IEE Proceedings Vol.34, Pt.E , No.1 , pp.17-23 , Jan . 1987 .
- (2) J H P Zurawski and J B Gosling; Design of a High-Speed Squre Root Multiply and Divide Unit, IEEE Trans. On Comp. uters, Vol.C-36 No.1, pp.13-23, Jan.1987.
- (3) 松原玄宗, 井出進博, 鈴木清吾; 非同期回路を用いたハード共用 型 SRT 除算/平方根演算器,信学技法,DSP95-1-1,ICD95-150, pp.29-36, 電子通信学会, 1995年10月.
- (4) G. Matsubara, N. Ide, H. Tago, S. Suzuki and N. Goto; 30ns 55-b Shared Radix 2 Division and Square Root Using a Self-Timed Circuit, Proc. Of 12th IEEE Computer Arithmetic Sy mp, pp.98-105, Jul.1995.

とのむら・もとのぶ 大日本印刷株式会社 電子デバイス事業部 電子デバイス研究所